This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
□ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.


As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)

(54) SEMICONDUCTOR INTEGRATED CIRCUIT (11) 4-135311 (A) (43) 8.5.1992 (19) JP (21) Appl. No. 2-257801 (22) 27.9.1990 (71) NEC CORP (72) MASAHARU NAGASHIMA (51) Int. CP. H03K5 13

PURPOSE: To easily change delay time by providing a selective circuit for changing a voitage to be impressed to a driving circuit.

CONSTITUTION: This circuit is composed by providing a selective circuit 11, selective circuit 12, driving circuit 13, load 14, inverter 15, P channel(ch transistors P1-P5, Nch transistors N1-N5, resistors R1-R8 and capacitor C1. In this case, the selective circuit 11 selects any one of P1-P4 according to input signals SP1-SP4, and the selective circuit 12 selects any one of N1-N4 according to input signals SP1-SP4. to signals SN1-SN4. Then, by changing a transistor to be selected by the selective circuit, the voltage to be impressed to a delay circuit is changed. Thus, the delay time can be easily changed.



this Page Blank (uspto)

⑩ 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平4-135311

®Int. CI. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)5月8日

H 03 K 5/13

7125 - 5 J

審査請求 未請求 請求項の数 1 (全4頁)

②発明の名称 半導体集積回路

②特 願 平2-257801

正 治

22出 類 平2(1990)9月27日

@発明者 永嶋

東京都港区芝5丁目7番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

19代理人 弁理士内原 晋

明細書

発明の名称

半導体集積回路

特許請求の範囲

入力端子と出力端子との間にドライブ回路とインパータとを介在させ、前記ドライブ回路に容量性負荷が接続された遅延回路を備えた半導体集積回路において、前記ドライブ回路に印加する電圧を変化させる選択回路を設けたことを特徴とする半導体集積回路。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路に関し、特に遅延回路に関する。

【従来の技術】

従来のこの種の遅延回路としては、第2図のような回路例がある。第2図において、ドライブ回

路21、コンデンサC2からなる負荷22。イン パータ23より構成され、ドライブ回路21の MOSトランジスタP6には電圧VDD、MOS トランジスタN6には電圧GNDが印加されてい る。今ドライブ回路21の入力信号INが、VD DからGNDに変化し、トランジスタP6がOF F からON, トランジスタN6がONからOFF になるときを考える。入力信号INがVDDのと き、ドライブ回路21の出力は、GNDであるた め、負荷22には電荷が充電されていない状態で ある。トランジスタP6がONするとドライブ回 路21の出力は、トランジスタP6に印加される 電圧がVDD一定であるため、負荷22を放電し ながら徐々に上昇し、インパータ23の出力OU Tが変化するスレッショルド電圧になるまでの時 間は、一定である。

次に、入力信号INがGNDからVDDに変化 し、トランジスタP6がONからOFF ジスタN6がOFFからONになるときを考え る。入力信号がGNDのとき、ドライブ回路21

- 1 -

の出力は、 V D D であるため負荷22には電荷が充電された状態である。 トランジスタ N 6 が O N するとドライブ回路21の出力は、トランジスタ N 6 に印加される電圧は G N D 一定であるため、負荷22に充電された電荷を放電しながら徐々に降下し、インパータ23の出力 O U T が変化するスレッショルド電圧になるまでの時間は一定である。

従って、ドライブ回路21の入力信号が変化後 出力が変化し、インバータ23のスレッショルド 電圧になるまでの時間は一定である。

(発明が解決しようとする課題)

前述した従来の半導体集積回路は、遅延回路の出力に負荷容量を設け、この負荷容量の充放電作用のため、出力の変化が無負荷のときと比べて遅くなることを利用した回路であり、かつ遅延回路に供給される電源電圧、及び設けられた負荷容量が一定であるため、遅延時間は常に一定になる欠点がある。

本発明の目的は、前記欠点を解決し、容易に遅

り、N1~N4のどれかを選択する。ドライブ回路13は、トランジスタP5、N5からなる。負荷14は、コンデンサC1を有する。

今選択回路11によりトランジスタP1が選択 されると、トランジスクPlはONとなりこのO N抵抗とこれに接続された抵抗R!との合成抵抗 のため、ドライブ回路13のトランジスタP5に 印加される節点Aの電圧が、合成抵抗と合成抵抗 を流れる電流との税の電圧だけVDDより降下す る。選択回路11によりトランジスタP2、P3. が選択されると、トランジスタP2、P3がON となり、トランジスタP2、P3のON低抗とこ れらに接続された抵抗R2、R3との合成抵抗の ため、節点Aの電圧で合成抵抗と合成抵抗を流れ る電流との積の電圧だけVDDより降下する。選 択回路11により、ONさせるトランジスタP1 ~ P 4 を選択することで、トランジスタ P 5 に印 加される節点Aの電圧を変えることが可能であ る。

また、選択回路12によりトランジスタN1が

延時間を変更できるようにした半導体集積回路を 提供することにある。

[課題を解決するための手段]

本発明の半事体集積回路の構成は、入力端子と 出力端子との間にドライブ回路とインパータとを 介在させ、前記ドライブ回路に容量性負荷が接続 された遅延回路を備えた半導体集積回路におい て、前記ドライブ回路に印加する電圧を変化させ る選択回路を設けたことを特徴とする。

(実施例)

次に本発明について図面を参照して説明する。第1図は本発明の一実施例の半導体集積回路ののののののののでは、本実施例は、のの路図である。第1図において、本実施例は、選択回路115、ドライブ回路13、 負荷14、インパータ15、ドライブ回路13、 負荷14、インパータ15、ドライブ回路13、 トランジスタP1乃至P5、Nchトランジスタ N1乃至N5、抵抗R1乃至R8、容量C1を含み構成される。ここで、選択回路11に、人力を 号SP1~SP4により、P1~P4のどれかを 選択し、選択回路12は信号SN1~SN4によ

選択されると、トランジスタN1は00Nとなり、この00N抵抗とこれに接続された抵抗のかられるがはないが、トランジスタN3に印か流れる電話のでは、トランジスタN3、N4はのTでは、では、カーのののでは、トランジスタN3、N4はカーのでは、トランジスタN3、に接続さいた低、アールでは、アー

ドライブ回路 1 3 の入力信号 I Nが V D D から G N D に変化し、トランジス ク P 5 が O F F から O N 、トランジス タ N 5 が O N から O F F になる ときを考える。入力信号 I Nが V D D のとき、ドライブ回路 1 3 の出力は G N D であるため、負荷

- 6 -

14には電荷が充電されていない状態である。 トランジスタF5がONするとドライブ回路し 3の出力は、負荷14を充電しながらGNDから 徐々に電圧が上昇する。電圧の上昇は、トランジ スクP5に印加される節点Aの電圧が高いほど、 電圧の立上りが急になる。インパータ15は、ド ライブ回路13の出力を入力とし、スレッショル ド電圧を基準に入力信号を反転させて出力する。 ドライブ回路13の入力信号1Nが変化後、ドラ イブ回路13の出力がインパータ15のスレッシ ョルド電圧に変化するまでの遅延時間は、ドライ プ回路13の出力変化が急なほど短くなる。従っ て、遅延時間は選択回路11によりONさせるト ランジスタP1~P4を選択し、節点Aの電圧を 変えることにより、遅延時間を変化させることが 可能である。

次に、ドライブ回路 I 3 の入力信号 I N が G N D から V D D に変化し、トランジスタ P 5 が O N から O F F , トランジスタ N 5 が O F F から O N になるときを考える。人力信号 I N が G N D のと

- 7 -

を変更することで、 遅延回路に印加される電圧が変わり、 遅延時間を変えることができるという効果がある。

図面の簡単な説明

第1図は木発明の一実施例の半導体集積回路を示す回路図、第2図は従来の遅延回路を示す回路図である。

11… 遅延回路、12… 選択回路、13,21 … ドライブ回路、14,22…負荷、15,23 … インパータ、P1,P2,P3,P4,P5. P6…Pchトランジスク、N1,N2,N3, N4,N5,N6…Nchトランジスタ、C1, C2…コンデンサ、R1,R2,R3,R4,R 5,R6,R7,R8…抵抗。

代理人 弁理士 内 原 晋


き、ドライブ回路 1 3 の出力は、 V D D であるため、 負荷 1 4 には電荷が充電された状態である 1 3 の出力は、 負荷 1 4 にた電荷が充電されたでである 1 3 の出力は、 負荷 1 4 にた電電と 1 7 であると 1 7 での出力は、 負荷 1 4 にた電電と 1 7 での出力は、 1 5 に 1 2 で 1 2 で 1 2 で 1 2 で 1 2 で 1 2 で 1 2 で 1 3 の出力がインパータ 1 5 のは、 ドライブ回路 1 3 の出力がインパータ 1 5 のは、 ドライブ回路 1 3 の出力がインパータ 1 5 のは、 ドライブ回路 1 3 の出力が 2 により 0 N させる 1 2 で 1 2 により 0 N をせる 1 2 で 2 2 で 2 2 で 3 2 により 0 N をせる 2 で 2 2 で 3 2 に 3 2 に 4 2 で 3 2 で 3 2


以上説明したように、本発明は、遅延回路により例えばVDDから合成抵抗分降下した電圧を遅延回路に印加し、また選択回路により例えばGNDから合成抵抗分上昇した電圧を遅延回路に印加するため、選択回路により選択するトランジスタ

-8-

The second of th

可以提供的





第 2 図